



Universidad del Bío-Bío
Facultad de Ciencias Empresariales
Ingeniería Civil en Informática

Informe de laboratorio N°4

Operaciones Lógicas

Integrantes : Oscar Illanes Garrido
Gabriela Maureira Ocaña
Bastian Palma Navarrete

Docente : Julio C. Alarcón Monteros

Asignatura : Sistemas Digitales

Carrera : Ingeniería Civil en Informática

Chillán, 5 de junio de 2026.



Índice

1. Introducción	2
2. Objetivo general:	2
2.1. Objetivos específicos:	2
3. Desarrollo teórico	3
3.1. Introducción a los sistemas digitales	3
3.2. Compuertas lógicas	3
3.2.1. Compuerta AND	3
3.2.2. Compuerta OR	4
3.2.3. Compuerta NOT (Inversor)	4
3.2.4. Compuerta NAND	5
3.3. Compuerta NOR	6
3.4. Lógica TTL (Transistor-Transistor Logic)	6
3.5. Álgebra de Boole y Teoremas de Reducción	7
3.6. Postulados Fundamentales	7
3.6.1. Teoremas de De Morgan	8
3.6.2. Propiedad Distributiva y Absorción	8
3.7. Implementación con Transistores	8
3.7.1. Inversor con Transistor BJT	9
3.7.2. Compuerta AND con Transistores	9
3.7.3. Compuerta OR con Transistores	9
3.8. Relevancia en el Diseño del Circuito	9
4. Diseño del Sistema	11
4.1. Resultados esperados	12
4.2. Tabla de verdad del Circuito original	13
4.3. Simplificación de expresiones booleanas	13
4.4. Simplificación y fórmulas para el Circuito Reducido	14
5. Simulación del circuito	16
6. Conclusión	17



1 Introducción

En los sistemas digitales, la información se representa mediante niveles lógicos binarios, permitiendo procesar datos a través de circuitos electrónicos formados por compuertas lógicas. Estas compuertas constituyen la base del funcionamiento de computadores, sistemas de control, dispositivos de comunicación y una gran variedad de aplicaciones tecnológicas actuales. A partir de combinaciones de señales de entrada es posible obtener respuestas específicas mediante operaciones lógicas definidas.

Dentro de este contexto, las compuertas AND, OR, NAND y NOT permiten implementar circuitos combinacionales capaces de generar distintas salidas según las condiciones presentes en sus entradas. El análisis de estos circuitos puede realizarse mediante expresiones booleanas y tablas de verdad, herramientas que permiten representar y comprender su funcionamiento. Además, mediante la aplicación de las propiedades y teoremas del álgebra de Boole, es posible simplificar las expresiones obtenidas, reduciendo la cantidad de compuertas necesarias sin modificar el comportamiento del circuito.

El estudio de circuitos lógicos combinacionales considera la obtención de expresiones booleanas, la construcción de tablas de verdad y la verificación de su funcionamiento mediante simulación. Asimismo, la aplicación de técnicas de simplificación permite obtener circuitos equivalentes utilizando una menor cantidad de compuertas, manteniendo los mismos resultados para las distintas combinaciones de entrada.

El presente informe se organiza comenzando con los objetivos planteados para la actividad. Posteriormente, se desarrolla el marco teórico relacionado con las compuertas lógicas, la lógica TTL y los métodos de simplificación. Luego se presenta el diseño del circuito, incluyendo el análisis del circuito original, la obtención de la tabla de verdad y el proceso de reducción de expresiones. Finalmente, se muestran los resultados obtenidos mediante simulación en el software NI Multisim y se comparan los resultados del circuito original y del circuito simplificado para comprobar su correcto funcionamiento.

2 Objetivo general:

2.1. Objetivos específicos:

-



3 Desarrollo teórico

3.1. Introducción a los sistemas digitales

Los sistemas digitales modernos operan fundamentalmente mediante el procesamiento de señales binarias donde la información se representa únicamente a través de dos estados lógicos: que podríamos definir como true(1) y false(0). Para manipular esta información se utilizan dispositivos llamados compuertas lógicas, las cuales implementan físicamente las operaciones del álgebra de Boole y constituyen los bloques constructivos esenciales de cualquier circuito digital.

3.2. Compuertas lógicas

Las compuertas lógicas son dispositivos electrónicos que realizan operaciones booleanas sobre una o mas entradas digitales para producir una única salida digital. Según Floyd(2006), una compuerta lógica es un circuito electrónico que opera con señales binarias y cuyo comportamiento queda completamente descrito por su tabla de verdad. Cada compuerta implementa una función del álgebra de Boole, y puede describirse mediante tres elementos: su tabla de verdad, su expresión booleana y su símbolo lógico estándar.

3.2.1. Compuerta AND

La compuerta AND produce una salida de true (1) únicamente cuando todas sus entradas son true de forma simultánea. Para cualquier otra combinación, la salida es false (0). Su expresión booleana para dos entradas es:

$$S = A \cdot B \quad (1)$$

En lógica TTL, la compuerta AND se implementa con transistores en configuración de colector común. La salida permanece en un nivel bajo mientras al menos una entrada esté en nivel bajo, actuando como un interruptor en serie.



A	B	$S = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

Tabla de verdad – Compuerta AND

3.2.2. Compuerta OR

La compuerta OR produce una salida true (1) cuando al menos una de sus entradas es alta. Solo entrega salida false (0) cuando todas sus entradas son false. Su expresión booleana es:

$$S = A + B \quad (2)$$

En lógica TTL, la compuerta OR se implementa con transistores en configuración paralelo, donde la presencia del nivel alto en cualquier transistor conduce la corriente y eleva la salida a nivel alto.

A	B	$S = A + B$
0	0	0
0	1	1
1	0	1
1	1	1

Tabla de verdad – Compuerta OR

3.2.3. Compuerta NOT (Inversor)

La compuerta NOT o inversor tiene una única entrada y produce a la salida el complemento lógico de esta. Su expresión booleana es:

$$S = \overline{A} \quad (3)$$

En TTL, el inversor se implementa con un transistor en configuración emisor común. Cuando la entrada es true, el transistor cambia la salida a false; cuando la entrada es false, se



cambia a true.

A	$S = \overline{A}$
0	1
1	0

Tabla de verdad – Compuerta NOT

3.2.4. Compuerta NAND

La compuerta NAND es la combinación de una AND seguida de un inversor. Entrega salida false (0) únicamente cuando todas sus entradas son true; en cualquier otro caso la salida es true (1). Su expresión booleana es:

$$S = \overline{A \cdot B} \quad (4)$$

La NAND es considerada una compuerta universal, ya que cualquier función lógica puede implementarse utilizando únicamente compuertas NAND. En TTL es la compuerta más común porque su implementación con transistores BJT es directa y eficiente.

A	B	$S = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

Tabla de verdad – Compuerta NAND



3.3. Compuerta NOR

La compuerta NOR es la combinación de una OR seguida de un inversor. Entrega salida true (1) únicamente cuando todas sus entradas son false. Al igual que la NAND, la NOR también es una compuerta universal. Su expresión booleana es:

$$S = \overline{A + B} \quad (5)$$

A	B	$S = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0

Tabla de verdad – Compuerta NOR

3.4. Lógica TTL (Transistor-Transistor Logic)

La lógica TTL es una familia de circuitos integrados digitales basada en transistores bipolares de unión (BJT). Fue introducida en la década de 1960 y se convirtió en el estándar de facto de la electrónica digital durante décadas. Según Floyd (2006), los circuitos TTL se caracterizan por operar con una tensión de alimentación de +5 V y por definir los niveles lógicos de la siguiente manera:

- Nivel lógico alto (1): Voltaje de salida típico entre 2,4 V y 5 V.
- Nivel lógico bajo (0): Voltaje de salida típico entre 0 V y 0,4 V.
- Margen de ruido: Aproximadamente 0,4 V, lo que otorga una buena inmunidad frente a perturbaciones eléctricas.

La implementación de una compuerta AND en TTL utiliza un transistor de emisores múltiples en la entrada. Cada entrada del transistor corresponde a un emisor independiente. Si cualquier entrada se encuentra en nivel bajo (false), el transistor conduce hacia esa entrada y la salida permanece baja. Solo cuando todas las entradas están en nivel alto(true), la corriente fluye hacia la base del transistor de salida, elevando la salida a nivel alto.



La familia TTL estándar (serie 7400) presenta tiempos de propagación de aproximadamente 10 ns y una disipación de potencia de unos 10 mW por compuerta, lo que la hace adecuada para aplicaciones de velocidad media con requerimientos moderados de consumo.

3.5. Álgebra de Boole y Teoremas de Reducción

El Álgebra de Boole, desarrollada por George Boole en 1854 y aplicada a circuitos digitales por Claude Shannon en 1938, constituye el fundamento matemático de los sistemas digitales. Permite expresar y manipular funciones lógicas de forma algebraica, facilitando tanto el análisis como la simplificación de circuitos.

3.6. Postulados Fundamentales

Los postulados del Álgebra de Boole definen las operaciones básicas sobre variables que solo pueden tomar los valores 0 o 1:

- **Identidad AND:** $A \cdot 1 = A$ | $A \cdot 0 = 0$
- **Identidad OR:** $A + 0 = A$ | $A + 1 = 1$
- **Complemento:** $A \cdot \bar{A} = 0$ | $A + \bar{A} = 1$
- **Idempotencia:** $A \cdot A = A$ | $A + A = A$
- **Doble negación:** $\bar{\bar{A}} = A$



3.6.1. Teoremas de De Morgan

Los teoremas de De Morgan son fundamentales para la simplificación de expresiones lógicas, especialmente cuando se trabaja con compuertas NAND y NOR:

$$\overline{A \cdot B} = \overline{A} + \overline{B} \quad (6)$$

$$\overline{A + B} = \overline{A} \cdot \overline{B} \quad (7)$$

En palabras: el complemento de un producto es igual a la suma de los complementos, y el complemento de una suma es igual al producto de los complementos. Esto permite convertir expresiones AND en OR y viceversa, reduciendo el número de tipos de compuertas en un circuito.

3.6.2. Propiedad Distributiva y Absorción

Otras propiedades relevantes para la reducción de circuitos son:

- **Distributiva:** $A \cdot (B + C) = A \cdot B + A \cdot C$
- **Distributiva OR:** $A + (B \cdot C) = (A + B) \cdot (A + C)$
- **Absorción:** $A + A \cdot B = A \quad | \quad A \cdot (A + B) = A$
- **Consenso:** $A \cdot B + \overline{A} \cdot C + B \cdot C = A \cdot B + \overline{A} \cdot C$

Estas propiedades permiten reducir expresiones booleanas complejas a formas más simples sin alterar su tabla de verdad, lo que se traduce en circuitos con menor número de compuertas, menor consumo energético y mayor velocidad de operación.

3.7. Implementación con Transistores

Cualquier función lógica puede implementarse directamente con transistores bipolares (BJT) operando en modo de corte y saturación. En este contexto, un transistor en saturación equivale a un interruptor cerrado (nivel lógico 0 en la salida de un inversor) y un transistor en corte equivale a un interruptor abierto (nivel lógico 1).



3.7.1. Inversor con Transistor BJT

El circuito inversor más básico consiste en un transistor NPN con la base conectada a la entrada a través de una resistencia de base R_b , el colector conectado a V_{CC} mediante una resistencia de colector R_c , y el emisor conectado a tierra. Cuando la entrada está en nivel alto, el transistor satura ($V_{CE_{sat}} \approx 0,2 \text{ V}$) y la salida cae a nivel bajo. Cuando la entrada está en nivel bajo, el transistor corta y la salida sube a $\approx V_{CC}$. Este circuito equivale a la compuerta NOT y requiere 1 transistor.

3.7.2. Compuerta AND con Transistores

Una compuerta AND de 2 entradas puede implementarse conectando dos transistores NPN en serie. Solo cuando ambos transistores conducen simultáneamente (ambas entradas en nivel alto) la corriente fluye y la salida es llevada a nivel alto a través de la carga. En tecnología TTL estándar (serie 74xx), una compuerta AND de 2 entradas requiere aproximadamente 4 transistores equivalentes.

3.7.3. Compuerta OR con Transistores

Una compuerta OR de 2 entradas puede implementarse conectando dos transistores NPN en *paralelo*. Cuando cualquiera de los dos transistores conduce (entrada en nivel alto), la salida es llevada a nivel alto. En tecnología TTL estándar, una compuerta OR de 2 entradas requiere aproximadamente 4 transistores equivalentes.

3.8. Relevancia en el Diseño del Circuito

Conocer el número de transistores que requiere cada compuerta es fundamental para evaluar el costo y la eficiencia de un diseño digital. Al reducir algebraicamente las expresiones booleanas, se disminuye el número de compuertas y, en consecuencia, el número total de transistores. Esto representa ventajas directas en área de silicio, consumo energético y costo de fabricación.



Como referencia general para tecnología TTL estándar:

Compuerta	Transistores equivalentes
NOT (inversor)	1
AND de 2 entradas	4
OR de 2 entradas	4
NAND de 2 entradas	4
NOR de 2 entradas	4

4 Diseño del Sistema

Para el desarrollo de la actividad se trabajó con un circuito lógico combinacional compuesto por cuatro variables de entrada (A, B, C y D) y cuatro señales de salida independientes, las cuales son denominadas como A2, B2, C2 y D2 para efectos de claridad en el texturizado y simulación. El objetivo consiste en analizar el comportamiento del circuito original, obtener sus expresiones booleanas desde el diagrama esquemático, construir su tabla de verdad completa y posteriormente aplicar técnicas de simplificación algebraica para reducir la cantidad de compuertas utilizadas en el laboratorio.

El sistema puede representarse mediante el siguiente diagrama de bloques:




Figura 1: Diagrama de bloques del funcionamiento del circuito.

A partir del análisis de las conexiones en el esquema del circuito original proporcionado por la guía de laboratorio, se determinaron las fórmulas matemáticas para cada una de las salidas:

$$A2 = (AC) + (A + B)$$

$$B2 = (\overline{CD}) \cdot (B + D)$$

$$C2 = \overline{D}$$

$$D2 = (A + B) + C$$

Donde las variables que componen el bloque combinacional corresponden a:

- **A:** Bits mas significativo de la entrada (MSB).
- **B y C:** Bits intermedios de la entrada.
- **D:** Bits menos significativo de la entrada (LSB).
- **A2:** Primera función de salida del convertidor de código.



- **B2:** Segunda función de salida del convertidor de código.
- **C2:** Tercera función de salida del convertidor de código.
- **D2:** Cuarta función de salida del convertidor de código.

4.1. Resultados esperados

Para demostrar el procedimiento matemático de evaluación de las expresiones y predecir los estados lógicos resultantes, se toma como caso de estudio el código de entrada binario $ABCD = 0110$.

Donde:

$$A = 0$$

$$B = 1$$

$$C = 1$$

$$D = 0$$

Evaluación de la ecuación (1):

$$A2 = (0 \cdot 1) + (0 + 1) = 0 + 1 = 1 \rightarrow \text{La luz se enciende}$$

Evaluación de la ecuación (2):

$$B2 = (\overline{1 \cdot 0}) \cdot (1 + 0) = \overline{0} \cdot 1 = 1 \cdot 1 = 1 \rightarrow \text{La luz se enciende}$$

Evaluación de la ecuación (3):

$$C2 = \overline{0} = 1 \rightarrow \text{La luz se enciende}$$

Evaluación de la ecuación (4):



$$D2 = (0 + 1) + 1 = 1 + 1 = 1 \rightarrow \text{La luz se enciende}$$

4.2. Tabla de verdad del Circuito original

Repitiendo este mismo procedimiento de cálculo para las 16 combinaciones posibles de los interruptores de entrada, se construyó la Tabla 1, la cual detalla cuándo se enciende y se apaga cada luz en el primer circuito.

A	B	C	D	A2	B2	C2	D2
0	0	0	0	0	0	1	0
0	0	0	1	0	1	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	1
0	1	0	0	1	1	1	1
0	1	0	1	1	1	0	1
0	1	1	0	1	1	1	1
0	1	1	1	1	0	0	1
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	1
1	0	1	0	1	0	1	1
1	0	1	1	1	0	0	1
1	1	0	0	1	1	1	1
1	1	0	1	1	1	0	1
1	1	1	0	1	1	1	1
1	1	1	1	1	0	0	1

Cuadro 1: Tabla de verdad del circuito original.

4.3. Simplificación de expresiones booleanas

El análisis del diseño consiste en la aplicación de los teoremas fundamentales del álgebra de Boole y las leyes de De Morgan sobre las ecuaciones obtenidas del circuito original.

Mediante este procedimiento matemático, se busca eliminar los términos redundantes para establecer las funciones mínimas que permitirán la construcción del Circuito Reducido



4.4. Simplificación y fórmulas para el Circuito Reducido

Con el fin de diseñar el circuito simplificado y optimizar el uso de componentes, se aplicaron los teoremas del álgebra de Boole de forma sucesiva en cada función original:

Simplificación de la salida A2:

$$A2 = (AC) + (A + B)$$

Se eliminan los paréntesis de la suma mediante la propiedad asociativa:

$$A2 = AC + A + B$$

Se aplica la propiedad distributiva en el Álgebra de Boole ($A + AC = A$) para eliminar el término AC:

$$A2 = A + B$$

Simplificación de la salida B2:

$$B2 = (\overline{CD}) \cdot (B + D)$$

Se transforma el primer término aplicando la primera Ley de De Morgan ($\overline{CD} = \overline{C} + \overline{D}$):

$$B2 = (\overline{C} + \overline{D}) \cdot (B + D)$$

Se realiza la multiplicación distributiva de los términos de ambos paréntesis:



$$B2 = \overline{C}B + \overline{C}D + \overline{D}B + \overline{D}D$$

Dado que una variable multiplicada por su inverso equivale a cero por ley de complementos ($\overline{D}D = 0$), el termino se anula:

$$B2 = \overline{C}B + \overline{C}D + \overline{D}B$$

Ordenando los elementos, se establece la fórmula optimizada para el segundo circuito:

$$B2 = B(\overline{C} + \overline{D}) + \overline{C}D$$

Simplificación de la salida C2 y D2:

La función de la salida C2 ya se encuentra en su forma más simple, por lo que no requiere de ningún proceso de reducción:

$$C2 = \overline{D}$$

Por otro lado, la función de la salida D2 también se encuentra en su forma más simple, por lo que no requiere de ningún proceso de reducción:

$$D2 = (A + B) + C$$

Al comparar las ecuaciones finales del Circuito Reducido ((5) y (6)) con las ecuaciones originales, se puede concluir que ambos sistemas realizarán exactamente la misma función lógica. Por este motivo, la tabla de verdad para ambos circuitos es la misma, de modo que los valores calculados previamente en la Tabla 1 sirven como los resultados esperados para validar tanto el circuito original como el simplificado en la etapa de simulación.



5 Simulación del circuito



6 Conclusión